Gỡ lỗiThật không may, hướng dẫn lập

Gỡ lỗi
Thật không may, hướng dẫn lập kế hoạch có thể gỡ lỗi khó khăn. Nếu lịch trình (và tối ưu hóa khác) đã bị tắt, máy ngôn ngữ hướng dẫn Hiển thị một kết nối rõ ràng với các dòng tương ứng của mã nguồn. Tuy nhiên, sau khi hướng dẫn lập lịch được bật, các máy ngôn ngữ hướng dẫn cho một trong những dòng mã nguồn có thể xuất hiện ở giữa các hướng dẫn cho một dòng mã nguồn.
Như vậy một xen máy ngôn ngữ hướng dẫn không chỉ làm cho mã khó đọc, nó cũng có thể đánh bại mục đích của việc sử dụng một trình biên dịch mã nguồn cấp, kể từ khi đơn dòng mã không còn có thể được thực hiện bởi chính mình.
Vì vậy, nhiều RISC lập trình gỡ lỗi mã của họ trong một hình thức bỏ tối ưu hóa, không theo lịch trình và sau đó bật trình lập lịch biểu (và tối ưu hóa khác) và hy vọng rằng chương trình tiếp tục làm việc trong cùng một cách.

RISC mã ExpansionCode mở rộng
Kể từ khi CISC máy thực hiện các hành động phức tạp với một lệnh duy nhất, nơi RISC máy có thể yêu cầu nhiều hướng dẫn cho các hành động tương tự, mã mở rộng có thể là một vấn đề.
Mở rộng mã đề cập đến sự gia tăng kích thước mà bạn nhận được khi bạn có một chương trình đã được biên dịch cho một CISC máy và lại biên dịch nó cho một máy tính RISC. Việc mở rộng chính xác phụ thuộc chủ yếu vào chất lượng của trình biên dịch và bản chất của các tập lệnh của máy.
May mắn thay cho chúng tôi, việc mở rộng mã giữa một bộ xử lý 68K được sử dụng trong không - PowerPC máy và PowerPC có vẻ là chỉ 30-50% trên trung bình, mặc dù tối ưu hóa kích thước PowerPC mã có thể cùng kích thước (hoặc nhỏ hơn) hơn tương ứng 68K mã.

Thiết kế hệ thống
Một vấn đề phải đối mặt với máy RISC là họ đòi hỏi rất nhanh bộ nhớ hệ thống để nuôi chúng hướng dẫn. Hệ thống dựa trên RISC thường chứa lưu trữ bộ nhớ lớn, thông thường trên chip chính nó. Điều này được biết đến như một bộ nhớ cache cấp đầu tiên. Đầu trang




Lập bản đồ bộ nhớ cache và Associativity

Một yếu tố rất quan trọng trong việc xác định hiệu quả của bộ nhớ cache cấp 2 liên quan đến cách bộ nhớ cache là ánh xạ tới bộ nhớ hệ thống. Điều này có nghĩa trong ngắn là có nhiều cách khác nhau để phân bổ các lưu trữ trong bộ nhớ cache của chúng tôi vào bộ nhớ địa chỉ nó phục vụ. Hãy ví dụ một hệ thống với 512 KB L2 cache và 64 MB bộ nhớ chính. Câu hỏi cháy là: làm thế nào chúng tôi quyết định làm thế nào để divvy lên những dòng địa chỉ 16,384 trong bộ nhớ cache của chúng tôi trong số "khổng lồ" 64 MB bộ nhớ?

Có ba cách khác nhau lập bản đồ này nói chung có thể được thực hiện. Sự lựa chọn của lập bản đồ kỹ thuật là rất quan trọng để thiết kế bộ nhớ cache được thường đặt tên theo sự lựa chọn này

Kết quả (Anh) 1:

DebuggingUnfortunately, the planning guide can debug difficult. If the schedule (and other optimization) has been shut down, the machine language instructions showing a clear connection with the corresponding lines of source code. However, after scheduling guide is turned on, the machine language instructions for one of these lines of code may appear in the middle of the instructions for a line of source code. So a xen machine language instructions to not only make the code hard to read, it can also defeat the purpose of using a compiler source code level, since the single line of code can no longer be done by yourself.So, many RISC programmer to debug their code within a form to remove optimization, non-scheduled and then turn the Scheduler (and optimize) and hope that the program continues to work in the same way.RISC code ExpansionCode extensionsSince the CISC machines perform complex actions with a single command, where the air may require more RISC instructions for similar actions, extended code can be a problem. Expand the code refers to the increase in the size that you get when you have a program that was compiled for a CISC machine and compile it to a RISC machine. The correct extension depends mainly on the quality of the compilation and of the nature of the script. Fortunately for us, the expansion of code between a 68 k processors used in non-PowerPC and PowerPC seems to be only 30-50% on average, although PowerPC code size optimization can be the same size (or smaller) than the corresponding 68 k code.The system designOne problem facing your RISC is they require a faster system memory to feed them. RISC-based systems often contain large memory storage, typically on the chip itself. This is known as a first-level cache. Top of the pageMapping cache Associativity axles and A very important factor in determining the effectiveness of level 2 cache related to how the cache is mapped to system memory. This means in short is that there are many different ways to allocate the storage in our cache into memory address it serves. Take for example a system with 512 KB L2 cache and 64 MB main memory. The burning question is: How do we decide how to divvy up the address line 16.384 in our cache of "giant" 64 MB of memory?There are three different ways this mapping in General can be done. The choice of mapping technique is very important to design the cache are typically named for this choice

Kết quả (Anh) 2:

Debugging
Unfortunately, planning guide can debug difficult. If the schedule (and other optimization) have been switched off, machine language instructions Display a clear connection with the respective lines of source code. However, after guiding the scheduling is turned on, the machine language instructions for one line of code may appear in the middle of the guide to a source line.
Such a cutting machine language instructions not only makes the code difficult to read, it also defeats the purpose of using a compiler source code level, since monoclonal code can not be done by yourself.
So much RISC programming debugging their code in a form optimized quit, non-scheduled and then turn scheduler (and other optimization) and hope that the program continues to work in the same way.

RISC code ExpansionCode expand
Since CISC machines perform complex actions with a single command, where RISC machines can require a lot of guidance for similar actions, expanded code can be a problem.
Expand the code refers to the increase in size that you get when you have a program that has been compiled for a CISC machine and re-compile it for a RISC computer. The expansion accuracy depends mainly on the quality of the compiler and the nature of the instruction set of the machine.
Fortunately for us, the expansion of the code between a 68K processors used in non - PowerPC and PowerPC machines seems to be only 30-50% on average, although optimized PowerPC code can size the same size (or smaller) than the corresponding 68K code.

System design
problem facing RISC machines is that they require very fast storage systems to feed them instructions. RISC-based systems typically contain large memory storage, usually on the chip itself. This is known as a first-level cache. Top




mapping and cache associativity

A very important factor in determining the effectiveness of level 2 cache related to how the cache is mapped to system memory. This means in short that there are many different ways to allocate storage in our cache memory addresses it serves. Take for example a system with 512 KB L2 cache and 64 MB of main memory. Burning question is: How do we decide how to divvy up the address line 16,384 in our cache of "giant" 64 MB memory?

There are three different ways in general this mapping can be performed. The choice of the technical mapping is critical to the design cache is usually named after this choice

Kết quả (Anh) 3:

debuggingUnfortunately, the guidance plan can be difficult to debug. If the plan (and optimize different) is closed, the machine language instructions show a clear connection line and the corresponding source code. However, when the wizard calendar, a source code for your machine language instruction can appear in the middle of the instructions of a line of source code.Such a machine language instruction may not only make the code difficult to read, he can defeat the purpose of using a compiler source code level, since a line of code can not be achieved because of my own.So many streamlined instruction sets, programming debugging their code in a form of optimization, then open schedule schedule (build programs and optimize different programs), and want to continue to work in the same way.Expansioncode code reduced instruction set extensionSince the CISC machine executes only one complex command of the action, in the RISC instruction set computer can require multiple instructions, behave like code, extensions may be a problem.Extended code refers to the increased size you get when you have a compiler that compiles a CISC computer for a reduced instruction set. Precise expansion relies mainly on the quality and nature of the compiler's scripting engine.Fortunately, we work in an extended 68K code processor in the engine, not PowerPC PowerPC seems to be an average of 50% in 30, although the size of the optimized code and PowerPC size (or less) than the corresponding 68K code.design systemOne problem is that they are faced with reduced instruction set computer memory requirements which quickly allow them to boot the system. This is called the first level cache page.The map cache and AssociativityA very important factor in determining how effective caching is associated with how the two level cache is mapped to the memory system. This means that in short, many different ways to allocate memory addresses stored in the cache, we are in its service. For example, a system to L2 512 KB cache and main memory 64 MB. The burning question is: how do we decide how to address these 16384 divvy lines in our cache in the "giant" MB memory of 64?There are three different maps, which can generally be achieved. The choice of techniques on the map is important for the design of the usual cache named choices.